VHDL硬件描述语言与数字逻辑电路设计

1 (p1): 第1章 数字系统硬件设计概述
1 (p1-1): 1.1 传统的系统硬件设计方法
4 (p1-2): 1.2 利用硬件描述语言的硬件电路设计方法
9 (p1-3): 习题与思考题
10 (p2): 第2章 数字系统的算法描述
10 (p2-1): 2.1 数字系统算法流程图描述
10 (p2-1-1): 2.1.1 算法流程图的符号及其描述方法
12 (p2-1-2): 2.1.2 算法流程图描述数字系统实例
15 (p2-2): 2.2 状态机及算法状态机图描述
15 (p2-2-1): 2.2.1 状态机的分类及特点
17 (p2-2-2): 2.2.2 算法状态机流程图的符号及描述方法
18 (p2-2-3): 2.2.3 算法状态机图描述实例
20 (p2-2-4): 2.2.4 算法流程图至状态图的变换方法
21 (p2-2-5): 2.2.5 状态图至算法状态机图的变换方法
23 (p2-2-6): 2.2.6 C语言流程图至算法状态机图的变换
29 (p2-3): 习题与思考题
31 (p3): 第3章 VHDL语言程序的基本结构
31 (p3-1): 3.1 VHDL语言设计的基本单元及其构成
31 (p3-1-1): 3.1.1 实体说明
34 (p3-1-2): 3.1.2 构造体
36 (p3-2): 3.2 VHDL语言构造体的子结构描述
36 (p3-2-1): 3.2.1 BLOCK语句结构描述
38 (p3-2-2): 3.2.2 PROCESS语句结构描述
40 (p3-2-3): 3.2.3 SUBPROGRAM语句结构描述
44 (p3-3): 3.3 包集合、库及配置
44 (p3-3-1): 3.3.1 库
46 (p3-3-2): 3.3.2 包集合
48 (p3-3-3): 3.3.3 配置
53 (p3-4): 习题与思考题
54 (p4): 第4章 VHDL语言的数据类型与运算操作符
54 (p4-1): 4.1 VHDL语言的客体及其分类
54 (p4-1-1): 4.1.1 常数
55 (p4-1-2): 4.1.2 变量
56 (p4-1-3): 4.1.3 信号
56 (p4-1-4): 4.1.4 信号和变量值代入的区别
58 (p4-1-5): 4.1.5 文件
59 (p4-2): 4.2 VHDL语言的数据类型
59 (p4-2-1): 4.2.1 标准的数据类型
61 (p4-2-2): 4.2.2 用户定义的数据类型
65 (p4-2-3): 4.2.3 用户定义的子类型
65 (p4-2-4): 4.2.4 数据类型的转换
66 (p4-2-5): 4.2.5 数据类型的限定
67 (p4-2-6): 4.2.6 IEEE标准“STD_LOGIC”和“STD_LOGIC_VECTOR”
68 (p4-3): 4.3 VHDL语言的运算操作符
69 (p4-3-1): 4.3.1 逻辑运算符
69 (p4-3-2): 4.3.2 算术运算符
70 (p4-3-3): 4.3.3 关系运算符
71 (p4-3-4): 4.3.4 并置运算符
72 (p4-4): 习题与思考题
74 (p5): 第5章 VHDL语言构造体的描述方式
74 (p5-1): 5.1 构造体的行为描述方式
74 (p5-1-1): 5.1.1 代入语句
76 (p5-1-2): 5.1.2 延时语句
77 (p5-1-3): 5.1.3 多驱动器描述语句
79 (p5-1-4): 5.1.4 GENERIC语句
81 (p5-2): 5.2 构造体的寄存器传输（RTL）描述方式
81 (p5-2-1): 5.2.1 RTL描述方式的特点
83 (p5-2-2): 5.2.2 使用RTL描述方式应注意的问题
87 (p5-3): 5.3 构造体的结构描述方式
88 (p5-3-1): 5.3.1 构造体结构描述的基本框架
91 (p5-3-2): 5.3.2 COMPONENT语句
91 (p5-3-3): 5.3.3 COMPONENT_INSTANT语句
92 (p5-4): 习题与思考题
93 (p6): 第6章 VHDL语言的主要描述语句
93 (p6-1): 6.1 顺序描述语句
93 (p6-1-1): 6.1.1 WAIT语句
97 (p6-1-2): 6.1.2 断言语句
98 (p6-1-3): 6.1.3 信号代入语句
98 (p6-1-4): 6.1.4 变量赋值语句
99 (p6-1-5): 6.1.5 IF语句
101 (p6-1-6): 6.1.6 CASE语句
106 (p6-1-7): 6.1.7 LOOP语句
108 (p6-1-8):…